NIKKEI——日本经济新闻中文版

     佳能和ULVAC（爱发科）等日本半导体设备企业等已开始开发面向属于制造工序最后阶段作业的“后工序”的新产品和技术。随着人工智能（AI）等的进步，力争应对半导体的新生产工序，提升品质。对于后工序，台积电（TSMC）等半导体大型企业认为将影响竞争力，正投去热烈目光，日本企业将加快开发。

       被称为半导体后工序的制造环节负责切割已形成电路的芯片，连接供电装置，以树脂包裹后进行检测等。与在半导体的基板上形成微细电路、提高性能的“前工序”相比，此前后工序是附加值相对较低的领域，但目前半导体大型企业相继推进研发和相关投资。这是因为智能手机和AI等迈向高功能化，仅凭前工序的技术改良日趋难以应对。

  布线迈向高密度

         佳能的优势是面向前工序的光刻设备，把相关技术充分应用于后工序。计划2023年1月上旬推出面向后工序的光刻设备的新产品。新产品能使连接芯片的布线形成高密度，使之细密地相互连接，即使是小型半导体，也能具备较高的功率效率和计算能力。

        设备厂商ULVAC（爱发科）提高了清除产生量随着以树脂包裹的工序变得复杂而增加的小型垃圾的设备的性能。在芯片周围增加微细布线的作业的过程中，杂质容易产生。ULVAC将以自主技术清除，防止半导体性能下降。

       日本的测试设备企业爱德万测试（ADVANTEST）的优势是，高效检测高密度芯片的设备。爱德万测试参加了台积电10月发布的技术合作框架。能高速检测复杂的芯片，发现残次品。在原材料厂商中，住友电木将开发支持后工序的新制造方法的树脂材料，向客户企业推销。

     “与日本的材料和设备企业的合作是不可或缺的”，台积电建立的“3DIC研发中心（茨城县筑波市）”的主管江本裕在12月的半导体展会上如此强调。自12月启动试制的该中心将研发后工序技术。

让芯片高密度集成的技术受到关注（图由英特尔提供）

        此前拉动半导体性能提高的是前工序的技术，但半导体的运算能力和功率效率等的提高日趋跟不上需求。竞争焦点不再是每颗芯片的性能，而是将多颗芯片连起来的“封装”单位的性能。成为关键的是后工序技术。