NIKKEI——日本经济新闻中文版

       关于绘制尖端半导体的电路不可或缺的“光刻技术”，日本企业出现了实现逆袭的希望。铠侠 (KIOXIA）、佳能和大日本印刷最早将在2025年使如同盖章一样形成电路的“纳米压印”实现实用化。通过省去一部分工序，预计使设备投资最多减少数百亿日元，相关工序的制造成本最多减少4成。在光刻领域不断被夺走份额的日本企业有望重新提升存在感。

       日企拿出了推向实用化的时间表

      自2017年起，3家日本企业就在铠侠的四日市工厂（三重县四日市市）启动了纳米压印的试制设备的运行。最近，在技术层面拿出了推向实用化的时间表。铠侠的制程技术开发第二部的部长河野拓也表示“技术的基本课题已解决，已开始讨论以量产为前提的运用方法”。

      关于在属于半导体基础的硅晶圆上印制电路的光刻工序，通常情况下要透过形成电路设计图的原版（掩膜）用光照射晶圆，以转印二维的电路图案。在印制复杂的电路之际，需利用各种掩膜多次进行转印，逐步形成所需的形状。

铠侠力争在自身的生产线引进（纳米压印的试制设备投入运行的四日市工厂）

      一方面，纳米压印则是将形成三维结构的掩膜压在晶圆上被称为液体树脂的感光材料上，同时照射光线，一次性完成结构的转印。这种方式还容易应对使存储元件立体堆叠的复杂结构、用于数据存储的NAND闪存等。现阶段支持的线宽为15纳米（纳米为10亿分之1米），但3家企业力争今后进一步推进微细化。

      针对纳米压印，涉足半导体制造设备的佳能设想用于暂时保存数据的DRAM、个人电脑CPU（中央处理器）等负责运算的逻辑半导体。计划广泛向半导体厂商推广。将来还有望应用于智能手机CPU等的尖端半导体。