NIKKEI——日本经济新闻中文版

      半导体大企业台积电（TSMC）6月17日透露了领先现行产品2代、预定2025年量产的超尖端“2纳米芯片”的详细性能。与计划下半年量产的新一代的3纳米芯片相比，处理速度进一步提高10～15％。在技术升级令量产难度提高的背景下，台积电抢在世界之前彰显出顺利的进展。

台积电的标志（资料）

      台积电在当地时间6月16日在美国加利福尼亚州圣克拉拉举行的面向客户的技术发布会上透露了相关消息。通过新元件结构的引进提高了处理速度。设想用途为面向服务器等的高性能运算和智能手机。已在台湾北部新竹市的总部附近取得了专用工厂用地，计划年内动工建设。

      据称，2纳米芯片的耗电量将比新一代的3纳米芯片降低25～30％，能进一步延长智能手机等的“电池待机”时间。在线上出席发布会的台积电首席执行官（CEO）魏哲家表示，运算能力和电力效率的要求前所未有地提高，正在给半导体行业带来前所未有的机会和课题。

      半导体越是缩小电路线宽，越容易提高性能。台积电于2020年春季，抢在韩国三星电子等竞争对手之前，启动了目前5纳米芯片的量产。

      日本经济新闻（中文版：日经中文网）龙元秀明 台北报道