NIKKEI——日本经济新闻中文版

      佳能推出了半导体制造工序中在晶圆上绘制电路装置的新产品。该装置使用被称为“Nano-imprint（纳米压印）”的新技术，能够以低成本、低能耗来制造智能手机和数据中心等所需要的最尖端半导体。

      在晶圆上绘制电路时，一般采用被称为曝光装置的基于光技术的设备。Nano-imprint与以往的曝光工艺不同，采用像盖章一样绘制电路的方式，由于生产工艺简单，可以减少设备投资额。

佳能推出的纳米压印技术的半导体制造新装置

      为了向市场投放新装置，曝光装置生产企业佳能2014年就开始进行持续研发。与铠侠（Kioxia）和大日本印刷合作，以实现实用化为目标，进行了大力开发。

      半导体要提高性能，需要制作出更微细的线宽。新装置可以制造尖端半导体“5纳米产品”。目前，要量产几纳米（1纳米是十亿分之一米）以上电路的半导体，必须使用荷兰阿斯麦（ASML）垄断的采用“极紫外光（EUV）”技术的装置。但这种装置存在的课题是价格昂贵、耗电量大。

      据称，由于Nano-imprint不使用光，因此耗电量小，还能够减排二氧化碳。据说已经有多家半导体厂商在考虑引入该装置。佳能表示“希望在客户的量产线上切实提高良品率，将进一步改进装置”。