NIKKEI——日本经济新闻中文版

　　日本东京大学最近与爱德万测试（ADVANTEST）启动了设计尖端半导体的联合研究。计划设计电路宽度在7纳米以下的半导体，委托台积电（TSMC）代工。企业与大学展开合作，确立尖端半导体的设计技术，力争实现实用化。 

将具备7纳米尖端半导体的设计能力

　　此外，凸版印刷、日立制作所、MIRISE Technologies、理化学研究所也将参与联合研究。将利用东京大学在研究方面积累的设计经验。采用软件领域一般在短时间内反复试制和改进的“敏捷开发（Agile Development）”方式，设计专用半导体芯片。通过自动化和部分工序的共通化，缩短芯片设计所需的时间。

　　目前，在半导体制造领域，日本企业仅能应对数十纳米左右的产品。Rapidus正致力于开发2纳米的新一代产品，但目前能制造尖端产品的企业仅限于台积电、三星电子、英特尔等数家海外企业。

　　作为发出制造委托的日本企业，无法仅靠1家代工企业应对的情况很多，难以积累设计经验。随着企业与大学携手，在掌握设计技术的同时，可借助集中委托增加数量，使制造变得容易。此外，还有望取得降低每家日本企业在芯片设计方面的成本的效果。