日本东京工业大学及AOI Electronics等的研究团队开发出了连接功能不同的多个半导体芯片、使其像一个芯片一样工作的关键技术。可以提高芯片的集成密度和电气特性，并且改善成品率。在半导体微细化迎来极限的背景下，该技术有望成为提高半导体性能的方法。

  

利用开发的芯粒集成化技术试制的样品

  

      半导体长年按照大约2年性能翻倍的“摩尔法则”进化。其原动力是减小晶体管等的尺寸，以提高集成度的微细化技术。

 

      这种微细化的极限正在显现。美国苹果9月推出的“iPhone 14”采用了4纳米芯片。能够制造最尖端半导体的在世界上只有台积电（TSMC）、韩国三星电子等为数不多的企业。

 

      在这种背景下，作为新核心技术备受关注的是“芯粒”集成化技术。该技术不是将半导体的构成电路全部集成到一个芯片上，而是将各要素作为小芯片（芯粒）单独制造之后组合在一起。将芯粒用电连接起来，使其像一个大芯片一样工作。

 

      如果采用这种方法，图像处理等需要高运算能力的电路可以采用最尖端技术制造，输入输出电路等可以使用传统技术。与依赖微细化的传统方法相比，在成品率和成本上更占优势。

 

      研究团队开发出了比原来更简单的构成连接芯粒的技术。用模压树脂封装连接芯粒的硅桥（高密度布线芯片）和多个芯粒。芯粒与硅桥用叫做微柱的微小金属柱连接。并且，用贯通模压树脂的稍大的金属柱（高柱）将芯粒集合体与外部连接。

 

      过去，芯粒之间的连接大多使用被称为“中介层（Interposer）”的中间基板。中介层的主流是硅基板，但这种基板在电气特性、定位精度、成本等方面存在问题。

 

      此次的技术优势在于能以最小限度的元素实现芯粒之间或者芯粒与外部的连接。可以轻松提高芯粒的集成密度，或者改善电气特性，而且容易进行连接的定位。另一个优点是能够提高使芯粒与外部实现电气连接的布线的高频特性和散热性能。

 

      今后将以实用化为目标努力解决相关课题，包括提高芯粒的集成规模，验证可靠性等。主导这项研究的东京工业大学特任教授栗田洋一郎表示：“首先将在日本确立技术，还打算向海外推广”。

 

  

      为了将这种构想具体化，10月以东京工业大学、大阪大学、东北大学为中心，成立了约有30家企业加入的“芯粒集成平台联盟”。除了生产半导体和电子零部件的AOI Electronics之外，住友电气工业等企业也加入。联盟将凝聚企业和学校的力量，共同开发芯粒集成化技术。

 

      从全世界的相关动向来看，3月，包括英特尔、台积电、高通等半导体企业以及谷歌、微软等IT巨头在内的10家企业就芯粒相关技术展开了合作。公开了通用芯粒互联标准“UCIe”，还成立了旨在实现标准化和构建生态系统的联盟。虽然世界各国在该领域展开了激烈竞争，但栗田洋一郎指出：“日本的优势在于半导体材料和制造设备，这些都可以在芯粒技术中发挥作用。对于日本半导体行业来说，芯粒的普及是一个机会”。

 

      日本经济新闻（中文版：日经中文网）松元则雄

 

版权声明：日本经济新闻社版权所有，未经授权不得转载或部分复制，违者必究。